ГОСТ Р ИСО 26262-5—2014
При отказах разрешения записи в ячейкупамяти с произвольным доступом данный метод может обнаружить
50 %отказов, если ячейка не можетбытьинициализирована. Охват равен 0%. еслиотказ разрешения записи в ячей
ку влияет на всю ячейку после ее инициализации.
D.2.5.3 Тесты «марш» для памяти с произвольным доступом
П р и м е ч а н и е — Ссылка на данный механизм/меруприведена в таблице 0.6.
Цель. Обнаружить преимущественно устойчивые битовые отказы, отказы от переходных процессов в битах,
отказы адресации и отказы связанных ячеек.
Описание. Комбинация из «0» и «1» записывается а ячейки памяти по определенной схеме и аопределенном
порядке проверяется.
«Маршевый» тест состоит из конечной последовательности «маршевых» элементов, а «маршевый» элемент
является конечной последовательностью операций, применяемых последовательно к каждой ячейке в матрице
памяти. Так. например, операция может состоять из записи «0» в ячейку, записи «1» в ячейку, чтение ожидаемого
«0» из ячейки, и чтение ожидаемой «1» из ячейки. Если ожидаемая «1* не считывается, то обнаруживается отказ.
Уровень охвата для связанных ячеек зависит от порядка эалиси/чтения.
В главе 4 (20| описан ряд различных «маршевых» тестов, предназначенных для обнаружения различных
видов отказов памяти с произвольным доступом: константных сбоев, кратковременных сбоев (неспособность
перейти от единичного состояния к нулевому состоянию или от нулевого состояния к единичному состоянию, но
не для обоих переходов), сбоев адресации и сбоев связанных ячеек. Тесты такого типа не являются
эффективными для обнаружения исправимых ошибок.
П р и м е ч а н и е — Эти тесты, как правило, запускаются только при инициализации или отключении.
D.2.S.4 Выполнение контрольной суммы/контроля циклическим избыточным кодом (CRC)
П р и м е ч а н и е — Ссылка на данный механизм/меру приведена е таблице О.6.
Цель. Обнаружить однобитовые и несколько многобитовых отказов апамяти с произвольным доступом
Описание. Контрольная сумма/CRC создается подходящим алгоритмом, который использует каждое слово е
блоке памяти. Контрольная сумма сохраняется вкачестве дополнительного слова в памяти с произвольным досту
пом. Таккакблокпамятиобновляется, то контрольная сумма памяти с произвольным доступом/CRC также обновля
ется. удаляя старое значение данных и добавляя новое значение данных, которое будет храниться а памяти.
Периодически контрольная сумма/CRC вычисляютсядля блока данных исравниваются сохраненной контрольной
суммой/CRC. Если будет обнаружено различие, то формируется сообщение об отказе. Вероятность пропущенного
обнаружения равна единицы, деленной на размер контрольной суммы/CRC. если возвращается случайный
результат. Охват диагностикой может уменьшаться при увеличении объема памяти.
0.2.6 Устройства ввода/вывода и интерфейсы
Главная Цель. Обнаружение отказов в устройствах авода/вывода (цифровых и аналоговых) и предотвраще
ние дальнейшей передачи недопустимых выходных данных.
D.2.6.1 Тестирующая комбинация
П р и м е ч а н и е — Ссылки на данный механизм/меру приведены в таблицах 0.7.0.11. D. 12 и 0.14.
Цель. Обнаружить статические отказы (константные отказы) и перекрестные помехи.
Описание. Этот метод реализует независимое от потокаданныхциклическое тестирование входных и выход
ных элементов. 8 нем используются определенные тестирующие комбинации для сравнения с соответствующими
этим тестирующим комбинациям предполагаемыми значениями. Охват теста зависит от степени независимости
между информацией тестирующей комбинации, восприятием и оценкой тестирующей комбинации. В хорошем про
екте тестирующие комбинации не должны неблагоприятно влиять на функциональное поведение системы.
0.2.6.2 Кодовая защита
П р и м е ч а н и е — Ссылка на данный механизм/меру приведена в таблице D.7.
Цель. Обнаружить случайные отказы аппаратных средств и систематические отказы в потоке данных
ввода/вывода.
Описание. Процедура, реализующая кодовую защиту, защищает вводимую и выводимую информацию от
систематическихислучайныхотказов аппаратныхсредств. Кодовая защитаобеспечивает зависимоеотпотокадан-
ныхобнаружение отказов входных и выходных модулей, основываясь на избыточности информации и/или времен
ной избыточности. Обычно избыточная информация налагается на входные и/или выходные данные, тем самым
обеспечиваются средствадля мониторинга правильности операций входных и выходныхсхем. Возможно примене
ние многих методов — например, сигнал несущей частоты может налагаться на выходной сигнал датчика. После
этогологический модульможетпроверить наличие несущей частоты,либо на выходе канала могутбытьдобавлены
52