ГОСТ Р ИСО 26262-5—2014
П р и м е ч а н и е — 8-битовая сигнатура CRC обычно не используется для современной памяти размером
более 4К.
D.2.4.4 Дублирование блоков (например,двойная память с аппаратным или программным сравнением)
П р и м е ч а н и е — Ссылки наданный механизм/меру приведены в таблицах 0.5 и 0.6.
Цель. Обнаружить каждый битовый отказ.
Описание Адресное пространство дублируется вдвух областях памяти. Первая область памяти функциони
рует в нормальном режиме. Вторая область памятисодержит туже самую информацию и имеет параллельныйдос
туп к первой. Их выходы сравниваются, и при обнаружении различий выдается сообщение об ошибке. В
зависимости от проекта подсистемы памяти хранение инвертированных данных в одной из двух областей может
повысить охват диагностикой. Охват может быть снижен, если существуют виды отказов (например, общие шины
адреса, отсутствие запрета на запись), которые являются общими для обоих блоков, или если в результате физи
ческого размещения ячеек памяти логически не связанные ячейки расположены близкодруг кдругу.
D.2.5 Памятьс произвольным доступом
Главная Цель. Обнаружить отказы во время адресации, записи, запоминания и считывания.
П р и м е ч а н и е — В зависимости от типа реализации памяти одиночный сбой может повлиять на несколь
ко ячеекпамяти. Например,обрывшины выборкистроки ячеек памяти не позволитпрочитатьвсю строкуячеекпамя
ти. Этоттип отказа может быть легче обнаружить, если тестируется несколько ячеек памяти.
D.2.5.1 Тестирующая комбинациядля памяти с произвольным доступом
П р и м е ч а н и е — Ссылка на данный механизм/меру приведена в таблице D.6.
Цель. Обнаружить преимущественно статические битовые отказы.
Описание Комбинация битов, за которой следуетдополнение этойкомбинации битов, записывается вячейки
памяти.
Ячейки ОЗУ обычно тестируются индивидуально. Содержимое ячейки сохраняется, а затем а ячейку записы
ваются все «0». Содержимое ячейки затем проверяется считыванием нулевых значений. Процедура повторяется, но
в ячейку записываются все «1» и выполняется считывание их содержимого обратно. Если вызывает озабочен
ность вид отказов при переходе от «1* к «0». то могут быть выполнены дополнительные запись и чтение всех *0».
Затем восстанавливается первоначальное содержимое ячейки (см. (20). раздел 4.2.1). Тест эффективен при обна
ружении константных отказов и кратковременных отказов, но не может выявить большинство исправимых ошибок,
сбоев адреса и сбоев связанных ячеек.
П р и м е ч а н и я
1 Тест часто реализуется в фоновом режиме с блокировкой прерываний во время испытания каждойотдель
ной ячейки.
2 Поскольку реализация теста включает в себя считывание толькочто записанное значение, то оптимизиру
ющие компиляторы имеют тенденцию оптимизировать тест. Если используется оптимизирующий компилятор, то
хорошей практикой является проверка тестового кода на уровне ассемблера.
3 В некоторых ОЗУ возможен сбой, связанный с тем. что последняя операция доступа к памяти выполняется
как чтение. Если это возможный вид отказа, то диагностика может проверить две ячейки вместе, сначала записав
«0» вместо «1» и «1* в следующую ячейку, а затем проверить, считывается оО» из первой ячейки.
D.2.5.2 бит четности
П р и м е ч а н и е — Ссылка на данный механизм/меру приведена в таблице 0.6.
Цель.Обнаружитьотказы из-за единственного поврежденногобитаили нечетногочислаповрежденныхбитов
в одном слове (обычно 8 бит. 16 бит. 32 бита. 65 бита или 128 бит).
Описание Каждое слово в памяти расширяется на один бит (бит четности), которыйдополняет каждое слово
до четного или нечетного числа логических единиц. Четность слова данных проверяется при каждом чтении. При
обнаружении ложногочислаединиц выдается сообщениеоботказе. Выборчетности или нечетности должен осуще
ствляться так. чтобы всякий раз в случае отказа не выдавалосьничего, кроме нулевого (0) или единичного (1)слова,
вырабатывалось уведомление о том. что это слово неправильно закодировано.
Данная процедура также можетбыть использована для обнаружения отказов адресации, если четность опре
деляется для объединения слова данных с его адресом. С другой стороны, для отказов адресации существует 50
%-ная вероятность обнаружения случайных возвращаемых данных (например, разрыв адресной шины или
короткое замыкание одной адресной шины на другую так. что возвращается среднее значения двух ячеек). Охват
равен 0 %. если ошибка адресации приводит ксовершеннодругой выбранной ячейке.
51