ГОСТ Р МЭК 821-2000
2.4.1 Т и п и ч н ы ец и к л ып е р е с ы л к ид а н н ы х
На рисунке 2.8 показан типичный цикл однобайтового считывания. Для начала пересылки
задатчик устанавливает на линиях адреса требуемый адрес и код модификатора адреса. Так как
данный пример является циклом считывания БАЙТА (1), задатчик устанавливает LWORD*
высоким и АО1 — низким. Цикл подтверждения прерывания здесь отсутствует, поэтому IACK*
низким не устанавливается. Затем задатчик втечение определенного времени установления делает
паузу, позволяя стабилизировать информацию на линиях адреса и линиях модификатора адреса, и
устанавливает низким AS4для последующего декодирования адреса исполнителями.
З а д а т ч и к
И с п о л н и т е л ь
.Адресовать исполнителю
Выставить адрес
Выставить модификатор адреса
Установить LWORD* высоким
Установить IACK* высоким
Установить AS* низким
Указать направление пересылки данных
Установить WRITE* высоким
Указать разрядность данных
Подождать, пока DTACK* и BERR* не
станут высокими (это свидетельствует,
что предшествующий исполнитель
больше не упраазяет линиями данных)
Установить DS0* низким и DS1* высоким
Вызвать данные
Принять WRITE* высокого уровня
Считать данные из выбранного устройства
Принять DSI* высокого уровня
Принял, DS0* низкого уровня
Поместить данные на D00—D07
Ответить задатчику
Установить DTACK* низким
Обработать адрес
Принял, адрес
Принять модификатор адреса
Принять LWORD* высокого уровня
Принять JACK* высокого уровня
Принял, AS* низкого уровня
ЕСЛИ адрес совпадает с адресом
данного исполнителя,
ТО выбрать внугримодулыюе
устройство
(см. лист 2)
Рисунок 2.8. лист 1—Пример однобайтового цикласчитывания
32