ГОСТРМЭК 821-2000
высокое состояние. Если сигнал MWBSAMP находится в низком состоянии, когда DGxDEL переходит в высо кое
состояние, логический элемент «F» («И-НЕ») установит сигнал BGxOUT* в низкое состояние. Отметим также,
что сигнал BGxIN сам является входным для логических элементов «D». «F» («И—НЕ»), обеспечивая быструю
отмену BGxOUT* и MYBG*, ког.вд BGxIN* переходит в высокое состояние.
D.6.2 С и н х р о н н а я о б р а б о т к а п о с л е д о в а т е л ь н о й п е н о ч к иа р б и т р а ж а
На рисунке D.7 показан пример того, как можно спроектировать запросчик для синхронной обработки
сигнала последовательной цепочки арбитража. Четыре входных сигнала фиксируются в устройстве (регистре)
«А» (74F175) каждым отрицательным перепадом сигнала CLK. В то время, как BGxIN* находится в высоком
состоянии, a BGxIN — в низком состоянии, логические элементы «В» и «С» разрешают высокому состоянию
сигнала «Задатчику требуется шина» (MWB) распространяться и устанавливать сигнал «Запрос шины до
предоставления шины» (Bus Request Before Bus Grunt) BRB4BG* в низкое состояние. Как только он перейдет в
низкое состояние, обратная связь через логический элемент «В» будет удерживать BRB4BG* в низком
состоянии до тех пор. пока сигнал MWB снова нс перейдет в низкое состояние. После тою как BGxIN*
перейдет в низкое состояние, a BGxIN — в высокое, сигнал MWB блокируется и BRB4BG* нс может перейти в
низкое состояние до тех пор. пока BGxIN остается в высоком состоянии (хотя он будет оставаться в низком
состоянии, если сигнал MNVB был в высоком состоянии до перехода BGxIN в низкое состояние). Последний
тактирующий перепал, после которого BRB4BG* может перейти в низкое состояние, является первым, при
котором BGxIN впервые фиксируется высоким, т.е. первым после которого BGDELI переходит в высокое
состояние.
Входные сигналы MWB и BGxIN* асинхронны по отношению к сигналу CLK. Поэтому любой из сигна
лов BGDELI или BRB4BG* или их комплементарные (инверсные) сигналы м о т стать мстастабильными.
Как было описано выше, период сигнала CLK должен быть достаточно продолжительным, чтобы перекрыть
разрешающее время устройства «А» для выбранного значения MTBF плюс время на прохождение сигнала
BGDELI* через логические элементы «D» и «Е», плюс время устаношгсния для нижнего триггера в устрой стве
«.А». Если сигнал MWB перейдет в высокое состояние перед тем как это сделает BGxIN. устанавливая
BRB4BG* в высокое состояние, сигнал PRLBBSY* будет зафиксирован в низком состоянии следующим
тактирующим перепадом. MYBBSY перейдет в высокое состояние от этого перепада и сигнал BBSY* будет
установлен в низкое состояние. В противном случае, на этом тактирующем перепаде сигнал PREBBSY* перей
дет в высокое состояние. Поэтому BBSY* нс будет установлен в низкое состояние. Вместо этого комбинация
BGDEL2. переходящего в высокое состояние, и BRB4BG в высоком состоянии квалифицируется логичес ким
элементом «F* (74F20), так что BGxOUT* перейдет в низкое состояние. Отмстим, что Сигнал BGxIN также
является входным для элемента «F». обеспечивая быструю отмену BGxOUT*. когда отменен BGxIN*.
Следует также отмстить, что сигнал BGxIN нс подключен к логическому элементу «Е», так как такое вклю
чение делает сигнал MYBBSY подверженным мегастабильности, когда BGxIN* переходит в высокое состоя
ние.
194