ГОСТ РМЭК 821-2000
Замечание 2.27. Вследствие возможной разницы во времени распространения сигналов по магис
трали. вызванной неодинаковой загруженностью линий AS*, DS0* и DS1*. отрицательный перепад
DS0* и DS1* может быть обнаружен исполнителем несколько раньше, чем отрицательный
перепадсигнала AS*.
Замечание 2.28. Сигнал WRITE* устанавливается высоким для распознавания циклов
считывания и низким дтя распознавания циклов записи прежде, чем первый строб данных
устанавливается низким, и сохраняет неизменным любое свое состояние до тех пор. пока оба строба
данных не установятся высокими.
Правит 2.14. Перед началом управления линиями даниых задатчик ДОЛЖЕН УБЕДИТЬСЯ,
что предыдущий отвечающий исполнитель прекрати! управление этимилиниями. С этойцелью задат
чик ДОЛЖЕН ПРОВЕРИТЬ, являются ли DTACK* и BERR* высокими, прежде чем установить
строб(ы) данных низким(и) при любом типе цикла и преждечем начать управлениелюбыми
линиями данных в цикле записи.
Правило 2.15. Прежде чем разрешить установку DTACK*высоким в конце цикла считывания,
отвечающий испишитеяь ДОЛЖЕН ОСВОБОДИТЬлинии данных.
Правило 2.16. Во время циклов считывания отвечающий исполнитель ДОЛЖЕН УДЕРЖИВА ТЬ
достоверныеданные дотех пор, пока не обнаружит высоким первый стробданных.
Предложение 2.3. Дтя достижения оптимальных рабочих характеристик предлагается разраба
тывать задатчики таким образом, чтобы они устанавливали DS0* и DSI* высокими как можно
быстрее, после того как DTACK* или BERR* станет низким. Предлагается также разрабатывать ис
полнители так. чтобы они освобождали линии данных и линию DTACK* как можно быстрее после
обнаружения ими высокого уровня сигналов на линиях DS0* и DS1*. Это позволяет обеспечить
максимальную скорость пересылки данных по магистрали.
Замечание 2.29. Адресная информация на линиях адреса может измениться вскоре после того,
как установится низким DTACK* или BERR*, и перед тем, как задатчик установит высокими DS0* и
DSI* или AS*.
Третий тип функционального блока—адресный монитор. Он контролирует пересылки данных
и генерирует либо один из двух, либо оба внутримодульных сигнала всякий раз, когда происходит
обращение к контролируемой им байтовой ячейке. Если таким обращением является цикл записи,
то формируется внутримодульный сигнал ЗАПИСЬ. Если происходит цикл считывания, то
форми руется внутримодудьный сигнал ЧТЕНИЕ. Если выполняется цикл Чтение—
Модификация-Запись. то формируются оба сигнала.
Если выполнение цикла затягивается, то вмешивается четвертый функциональный блок, шин
ный таймер, устанавливая BERR* низким и заканчивая, таким образом, квитирование пересылки
данных и разрешая шине возобновить работу.
Правило 2.17. Имеется строгаявзаимосвязь между положительными и отрицатешшми перепада
ми DS0*/DS1* и уровнями DTACK*/BERR*. Прежде чем установитьнизким DS0* или DS1*,
задатчикДОЛЖЕН УБЕДИТЬСЯ, что DTACK*и BERR*оба высокие. Когда же задатчик установиI
низким DS0* или DS1*. он НЕ ДОЛЖЕН УСТАНАВЛИВА ТЬ их высокими и ЗАКАНЧИВАТЬ
пересылку до тех пор, пока не обнаружит низкий уровень DTACK* uni BERR*.
Замечание 2.30. Модуль со встроенным процессором, который управляет пересылками данных
междусобой и другими модулями магистрали V.ME,содержит функциональный блок задатчика. Если
этот же модуль имеет еще и память, доступную со стороны магистрали, то он содержит также и
функциональный блок исполнителя. Интеллектуальный периферийный контроллер может получать
команды через интерфейс исполнителя от процессора общего назначения. Затем, исполняя эти
команды, он может вести себя как задатчик при обращении к глобальной памяти магистрали VME.
2.4 Типичные примеры работы
Задатчики инициируют пересылки по шине пересылки данных. Адресуемый исполнитель
затем подтверждает пересылку. После получения подтверждения пересылки данных задатчик закан
чивает цикл. Асинхронный характер тины пересылки данных позволяет исполнителюустанавливать
время, затрачиваемое на пересылку.
До начала каких-либо пересылок задатчику должно быть предоставлено исключительное
право управления шиной пересылки данных. Это гарантирует, что несколько задатчиков не будут
пытаться одновременно использовать шину пересылки данных. Задатчики получают право управле
ния шиной пересылки данных с помощью функциональных блоков и сигнальных линий шины
арбитража (подробнее см. в 2.5). При данном рассмотрении предполагается, чтозадатчик уже получил
право и взял на себя управление шиной пересылки данных.
31