ГОСТРМЭК 821-2000
ным для элементов 74F20. обеспечивая быструю отмену IACKOUT* (или MYIACK*), когда AS* переходит в
высокое состояние. Также отметим, что если в системе имеется несколько прерывателей, подобных этому, то все
они будут принимать свои решения аналогично, так что прохождение сигнала по последовательной
цепочке подтверждения прерывания будет продолжаться со скоростью, обеспечиваемой комбинационной
логикой.
74F1240
Рисунок D.8 — Асинхронная обработка сигнала последовательной цепочки прерываний
D.6.4 А с и н х р о н н а яс х е м аа р б и т р а
На рисунке D.1) приведен пример асинхронной схемы арбитра. Сигналы четырех линий BR*. линий BBSY*
и линии SYSRESET* принимаются с помощью элементов «А* и *В» (74FI244). а их выходные сигналы назы
ваются BBRO*—BBR3*. BBBSY* и BSRES* соответственно. Сигналы BBRO*—BBR3* объединяются по «ИЛИ»
на Элементе «С» (74F20) для получения сигнала BR. имеющего истинное значение в высоком состоянии и
объединяемого с сигналами BBBSY* и BSRES* по «И» на элементе -D» (74FI1) для получения на сто
выходе сигнала ARBGO. Ошстим. что сигнал ARBGO остается в низком состоянии до тех мор. пока сигнал
SYSRESET* остается в магистрат истинным. Высокое состояние ARBGO означает, что один или более
из сигналов BRO*—BR3* находятся в низком состоянии и что оба сигнала BBBSY* и BSRES* находятся в
высоком состоянии. Ого является сигналом для арбитра начать арбитраж шины, устанавливая один из
сигналов BGOIN*—BG31N* в низкое состояние в гнезде 1 объединительной платы. Положительный перепад
ARBGO фиксирует сигналы BBRO*—BBR3* в устройстве (регистре) «F» (74F175). которое может стать
метастабиль-ным, если один или более BBR3*—BBR0* переходят из высокого состояния в низкое в то
время, когда ARBGO переходит в высокое состояние.
Сигнал ARBGO также яатяется входным для линии задержки «F*. Пока высокий уровень на ARBGO
проходит через линию задержки, комбинаторный блок «логика предосгаатсния» выбирает* среди выходных
оп иатов устройства *Е» >гтя определения следующего предоставления (логика предоставления может исполь
зовать атгоритм приоритетов, алгоритм кругового обслуживания или смесь обоих аиоритмов). Задержка «F*
должна быть вычислена такой, чтобы она перекрывата время разрешения метастабильности устройства «Е»
при выбранном MTBF плюс общее время на прохождение сигнала в блоке логики приоритетов, как это
описано в разделе D.5. Таким образом, к тому времени, когда ARBGODEL перейдет в высокое состояние,
выходные сигнаты W1N0—’W IN3, один из которых находится в высоком состоянии, будут стабильны. Затем
выбранный логический элемент 74F00 устанавливает один из сигналов BGOIN*—BG3IN* в низкое состояние.
Отмстим, что в отличие от предыдущих примеров последовательной цепочки ни BBBSY* , ни ARBGO
нс подаются на формирователи BGxlN* для обеспечения быстрой отмены, когда запросчик устанавливает
BBSY* в низкое состояние. Схема разработана таким образом, чтобы отменять BGxlN после задержки *F® по
двум причинам:
1%