ГОСТ РМЭК 821-2000
Замечание2.8. Исполнителям и адресным мониторам, которые захватывают адрес по отрица
тельному перепаду строба (стробов) данных, пет необходимости контролировать линию AS*.
Замечание 2.9. Чтобы полностью воспользоваться преимуществами конвейерной адресации (см.
2.4.2) или выполнять циклы блочного считывания и записи, исполнителю следует захватывать адрес
по отрицательному перепаду AS*.
2.2.4.3 Линия DTACK*
Исполнитель устанавливает DTACK* низким, чтобы показать, что он успешно принял данные
в цикле записи. В цикле считывания исполнительустанавливает DTACK* низким, чтобы показать,
что он поместил данные на линии данных.
2.2.4.4 Линия ВERR*
BERK* устанавливается исполнителем или шинным таймером низким, чтобы показать задатчи
ку, что пересылкаданных оказалась безуспешной. Например, если задатчик пытается осуществить
запись в ячейку ПЗУ, отвечающий исполнитель может установить BERR* низким. Если задатчик
пытается осуществить обращение к ячейке, которая нс предоставлена ни одним из исполнителей,
то посте какого-то заданного временного интервата(тайм-аута) шинный таймер устанавливает
BERR* низким.
Предложение 2.2. Предлагается проектировать исполнители так. чтобы они отвечали отрица
тельным перепадом налинии BERR* при обнаружении неисправимой ошибки вданных, которые они
выбирают из своего внутреннего запоминающего устройства во время цикла считывания.
2.2.4.5 Линия WRITE*
Для сигнала налипни WRITE4, который стробируется отрицательным перепадом первого посту
пающего строба данных, главное значение имеет егологический уровень. Он используется задат
чиком, чтобы показать направление операций пересылки данных. Если WRITE4устанавливается
низким, направление пересылки данных —от задатчика к исполнителю. Если WRITE* устанавлива
ется высоким, направление пересылки данных — от исполнителя к задатчику.
2.3 Функциональные блоки шины пересылки данных
Кроме цикла Только Адрес, протокол шины пересылки данных определяет еще 33 различных
типа циклов, которые используются для пересылки данных. Каждый из этих 34 циклов может
использоваться влюбом из трех режимов адресации:
- короткий режим (16 разрядов);
- стандартный режим (24разряда);
- расширенный режим (32 разряда).
Функциональные возможности задатчиков, исполнителей и адресных мониторов описаны с по-
мошыо мнемонических обозначений, которые указывают, какие типы циклов эти блоки могут, соот
ветственно, формировать, принимать или контролировать. Эти мнемонические обозначения описаны в
2.3.5 - 2.3.10.
В2.3.1 —2.3.4описаны схемы взаимодействия с магистралью четырех типов функциональных
блоков шины пересылки данных: задатчика, исполнителя, адресного монитора и шинноготаймера.
Правило 2.7. Линии выходных сигналов,показанные на рисунках 2.2— 2.5 сплошными линиями.
ДОЛЖНЫ ВОЗБУЖДА ТЬСЯ соответствующим функциональным блоком, если он неустанавливает ни
них высокий уровень постоянно.
Замечание 2.11. Если линии выходных сигналов не возбуждены, то установка на них сигнала
высокого уровня гарантируется оконечными нагрузками объединительной платы.
Правило 2.8. Линии входных сигналов, показанные на рисунках 2.2— 2.5 сплошными линиями,
ДОЛЖНЫ КОНТРОЛИРОВАТЬСЯ и на их сигналы ДОЛЖНЫ ДАВАТЬСЯ соответствующие
ответы.
Замечание 2.12. Правила и разрешения для возбуждения и контроля сигнальных линий, показан
ных на рисунках 2.2, 2.3 и 2.5 пунктиром, приведены в таблицах 2.5, 2.6 и 2.8.
2.3.1З а д а т ч и к
Схема взаимодействия задатчика с магистралью приведена на рисунке 2.2. Пунктиром показаны
сигнальные линии, использование которых меняется в зависимости от типа задатчиков. Таблица
2.5 устанашшвает требования для различных типов задатчиков по возбуждению и контролю этих
линий. Прочие требования, описывающие, как различные типы задатчиков возбуждают адресные
линии, линии данных и линии LWORD4, DSO*. DS1* и Л01, приведены в таблицах 2.19 —2.21.
2
-
1-1644
17