ГОСТ Р М Э К 821-2000
74F1244
74И76
Рисунок D.9 — Асинхронная схема арбитра магистрали VME
а) нет смысла быстро отменять BGxIN*, поскольку запросчику необходимо сохранять BBSY* в низком
состоянии минимум 90 нс, что является относительно длительным временем;
б) если предположить что «Р» — это однокаскадная гибридная активная RLC линия задержки (не мно
гоотводное или другое сложное составное устройство), то она будет работать как фильтр для любой помехи,
которая может быт ь наведена на BBSY* на объединительной плате и иметь длительность вплоть до половины ее
задержки.
D.7 Выводы
В качестве основных направлений конструирования сложных систем могут быть даны два основных пра
вила. которые позволят свести к минимуму возможность ошибки метастабильности:
(1) Уменьшить количество сопряжений синхронизации;
(2) Увеличить отношение /’/г в формуле (D.I).
Чтобы следовать первому правилу, необходимо тщательно проанализировать архитектуру системы с
тем, чтобы найти структуру с минимальным количеством асинхронных сопряжений (которые требуют ре
синхронизацию).
После сведения их количества до минимума единственным способом уменьшения частоты появления
ошибки метастабильности является увеличение отношения /’/т в формуле (D.1). Этого можно достигнуть дву мя
способами:
- заданием для устройства синхронизации большего времени разрешающего сто мстасгабильные состо
яния (а именно, использовать многокаскадное устройство синхронизации или маскировать выходные сигналы
с помощью задержек);
- использованием технологии, обеспечивающей наименьшее т.
В качестве пути избежания конфликтов доступа между процессором и его сопроцессором предлагается
использование фазовой автоподстройки для синхронизации отдельных генераторов. Тот же подход может быть
использован для принудительной фиксации фазовых соотношений между тактовыми сигналами с различными
частотами, что также позволяет устранить ошибки метастабильности.
I97