ГО СТ Р М Э К 821-2000
никл арбитража (arbitration cycle): Цикл арбитража начинается, когда арбитр обнаруживает запрос на
использование шины пересылки данных. Арбитр предоставляет шину запросчику, который сигнализирует, что
шина занята. Запросчик заканчивает цикл снятием сигнала занятости шины, что побуждает арбитр снова
считывать запросы шины.
цикл блочной записи (block write cycle): Цикл шины пересылки данных, используемый для пересылки
блока размером от I до 256 байтов от задатчика исполнителю. Эта пересылка выполняется с использованием
ряда последовательных одно-, двух- и чегырехбайтовых пересылок данных. Задатчик нс освобождает шину
пересылки данных до тех пор. пока нс будут переданы все байты. Цикл блочной записи отличается от ряда из
нескольких обычных циклов записи тем, что задатчик только один раз (в начале цикла) выполняет широко
вещательную пересылку адреса и модификатора адреса. Затем исполнитель наращивает этот адрес при каждой
пересылке, чтобы данные следующей пересылки записывались в следующую ячейку.
цикл блочного считывания (block read cycle): Цикл шины пересылки данных, используемый для пересыл
ки блока размером от 1до 256 бай зов от исполнителя задатчику. Эта пересылка выполняется с использованием
ряда последовательных одно-, двух- и четырехбайтовых пересылок. После начала блочной пересылки задатчик
не освобождает шину пересылки данных до тех пор, пока не будут считаны нм все байты. Цикл
блочного считывания отличается от ряда из нескольких обычных циклов считывания тем. что задатчик
только один раз (в начале никла) выполняет широковещательную пересылку адреса и модификатора адреса.
Затем, при каж дой пересылке исполнитель наращивает
ЭТОТ
адрес, чтобы данные следующей пересылки
извлекались из сле дующей ячейки.
цикл записи (write cycle): Цикл шины пересылки данных, используемый для пересылки одного, двух,
трех или четырех байтов от задатчика исполнителю. Цикл начинается, когда задатчик выполняет широковеща
тельную пересылку адреса и модификатора адреса и помещает данные на шину пересылки данных.
Каждый исполнитель принимает* адрес и модификатор адреса и проверяет, не он ли доджем отвечать в этом
цикле. Если это так. он запоминает эти данные н затем подтверждает пересылку. После этого задатчик
завершает цикл.
цикл подтверждения прерывания (interrupt acknowledge cycle): Цикл шины пересылки данных, иницииру
емый обработчиком прерываний, который выполняет считывание информации статуса/идеитификации от
прерывателя. Обработчик прерываний вырабатывает этот цикл всякий раз, когда обнаруживает запрос преры
вания от прерывателя, а шина пересылки данных находится иод его управлением.
цикл считывания (read cycle): Цикл шины пересылки данных, используемый для пересылки одного,
двух, трех или четырех байтов от исполнителя задатчику. Цикл начинается, когда задатчик выполняет широко
вещательную пересылку адреса и модификатора адреса. Каждый исполнитель принимает адрес и модификатор
адреса и проверяет, не он ли должен отвечать в этом цикле считывания. Если это так. он извлекает данные из
своей внутренней памяти, помешает их на шину пересылки данных и подтверждает пересылку. После этого
задатчик завершает цикл.
никл Только Адрес (address—only cycle): Цикл шины пересылки данных, состоящий только из широко
вещательной пересылки адреса без пересылки данных. Исполнители нс подтверждают такие циклы, а задатчи ки
завершают такой цикл, нс ожидая подтверждения.
цикл Чтение—Модификация—Запись (read—modify—write cycle): Цикл шины пересылки данных, исполь
зуемый задатчиком атя обращения к ячейке исполнителя как в режиме считывания, гак и в режиме записи при
запрещении доступа к этой ячейке со стороны других задатчиков в течение этого иикла. Этот цикл очень полезен
Для
мультипроцессорных систем, в которых определенные ячейки памяти используются для управле ния
доступом к определенным системным ресурсам (например семафорные ячейки).
цикл шины пересылки данных (data transfer bus cycle): Последовательность перепадов напряжения логи
ческих уровней на сигнальных линиях шины пересылки данных, которая реализует пересылку адреса или
адреса и данных между задатчиком и исполнителем. Существуют 34 типа циклов шины пересылки данных.
шина арбитража (arbitration bus): Одна из четырех шин объединительной платы магистрати VME. Позво
ляет одному арбитру и нескольким запросчикам координировать порядок использования шины пересылки
данных.
шина пересылки данных (data transfer bus): Одна из четырех шин объединительной платы. Позволяет
задатчикам устанавливать напраатение пересылок .двоичных данных между ними и исполнителями.
шина приоритетных прерываний (priority interrupt bus): Одна из четырех шин объединительной платы
магистрали VME, которая позволяет прерывателям посылать запросы прерывания в обработчики прерыва
ний, а обработчикам прерываний — подтверждать эти прерывания.
шинный таймер (bos timer): Функциональный блок, который выполняет отсчет времени каждой пере
сылки по шине пересылки данных и завершает цикл шины, если это время превышает разумные пределы. Без
этого блока может возникнуть ситуация, при которой задатчик попытается выполнить операцию пересылки
данных в/из какой-то несуществующей ячейки исполнителя и неопределенно долго ждать результаты. Ш ин
ный таймер предотвратит эту задержку завершением цикла.
179