ГОСТРМЭК 821-2000
2 Выбрать ИС. которая имеет малые знамения т и
Тг
но все еше удовлетворяет специфическим требовани
ям конструкции. Из ИС, перечисленных в таблице D.I. предлагается выбрать серию 74F.
3 Проверить, яачяются ли переходы данных но отношению к тактовому сигналу независимыми (произволь
ными) или постоянно расположенными. Если первое, то используйте среднюю частоту переключения
данных в уравнении следующего шага. Если второе, то используйте среднюю частоту переключения данных
вблизи тактирующего перепада, т.е. в промежутке оценочных времени установления и удержания.
4 Используя полученные значения частот тактового сигнала и данных (и/или установки и/или сброса) для
этого случая, вычислить минимальное /’с помощью обратной формулы:
/•-rlntr.-M TBF-f-f,).
5 Если выходной(ыс) сигнал(ы) триггера проходит(ят) через промежуточные вентили, чьи выходные сигна лы
также могут иметь аномалии, необходихю прибавить к
г’
максимальное значение времени распростра нения
вснтиля(сй).
6 Если указанный выше аномальный сигнал используется в качестве входного для триггера, то следует при
бавить время установления этого триггера. Если аномальный сигнал используется в логической схеме,
которой маскируется аномалия, необходимо прибавить максимальное время маскирования и вычесть
минимальное время демаскирования этой схемой. Если аномальные сигналы используются несколькими
способами, необходимо прибавить наибольший из этих показателей.
7 В типичной синхронной конструкции следует обеспечить, чтобы период основного тактового сигнала был
больше или равен наибольшему значению, вычисленному в шагах 1—6 для всех триггеров конструкции,
которые могут перейти в меглстабильное состояние. В асинхронной конструкции следует выбрать или опре
делить линию задержки, которая обеспечивает чистый сигнал, где он необходим.
D.6 Метастабильность
в
магистрали VME
Протокол пересылки данных магистрали VME является асинхронным, поэтому, если времена установ-
ления/удержания и сдвиг сигнала учитываются правильно, риск возникновения метастабильности среди дан
ных или адресов и относящихся к ним стробов отсутствует. Функциональные блоки с тактируемой логикой
имеют предрасположенность к мстастабнльностн на их асинхронных входах (сигналы поступают как извне, так
и с шины). Стандарт магистрали гарантирует временные запасы между стробами и статическими сигнала ми,
но устройства синхронизации интерфейса шина—модуль остаются за разработчиком модуля. Благодаря
асинхронному протоколу нет необходимости в синхронизации модуль—шина.
Операцией протокола, которая должна быть защищена от ошибок метастабкльности, является арбит
раж шины, так как запросы шины синхронизируются генератором тактовых сигналов каждого процессора, а
следовательно являются взаимно асинхронными. Как показано на рисунке D.5. критические условия входного
Сигнала могут появиться в двух секциях: последовательной цепочке (сигнал предоставления с рядом
располо женного модуля используется в качестве тактового для D-триггера локального запроса) и
иенгролизованном арбитре (запросы с разных процессоров — асинхронны).
Управляющие сигналы протокола арбитража BRx* и BGxIN* обеспечивают асинхронное квитирова
ние, гарантирующее, что задатчик начинает использовать шину только после получения разрешения от ар
битра. С другой стороны, распространение сигнала в последовательной цепочке BGxIN*/BGxOliT* нс
квити руется в каждом модуле и запрос может быть ныстаатсн в то время, как предоставление
распространяется по цепочке.
Для того, чтобы замаскировать возможное метастабильное состояние на выходе триггера синхрониза
ции запроса, необходимо вставить задержку между фиксацией запроса и активацией локального предоставле
ния. Г->га задержка может быть получена либо с помощью линии задержки (как в подразделе D.6.1, который
описывает асинхронный подход), либо с помощью тактируемого автомата (синхронный подход, см.
подраздел D.6.2).
Последовательная цепочка подтверждения прерывания имеет подобные же проблемы, поскольку запро
сы синхронизируются локальными тактовыми сигналами прерывателя, как подробно описано в подразделе
D.6.3.
Пунктирной линией окружены места, где могут возникнуть критические условия для входного сигнала.
D.6.1 А с и н х р о н н а я о б р а б о т к а п о с л е д о в а т е л ь н о й ц е п о ч к и а р б и т р а ж а
На рисунке D.6 показан пример того, как запросчик может обрабатывать сигнал последовательной пе
ночки предоставления шины с помощью асинхронной логики. Логика декодирования адресов, связанная с
внутримодульным задатчиком, вырабатывает истинный (высокий) сигнал «Задатчику требуется шина» (master
wants bus - MWB). Когда этот сигнал находится в высоком состоянии, запросчик устанавливает сигнал на
линии BRx* в низкое состояние. Сигнат «Задатчику требуется шина» нс имеет определенных временных соот
ношений с входным сигналом BGxIN*. Когда BGxIN* переходит в низкое состояние, запросчик определяет:
установить ли сигнал BBSY* в низкое состояние и принять на себя управление шиной или же передает низкий
уровень со своего входа BGxIN" датсс по последовательной пеночке, устанавливая сигнат на выходе BGxOUT*
в низкое состояние.
192