ГОСТ Р ИСО 26262-10—2014
Продолжение таблицы А.8
Требования
ИСО 26262 б
Стадия
проектирования
Метод / мераЦель
Верификация
аппаратных
7.4.4
проекта
средств
Начало проек
тирования
Высокоуровневое Верификация микроконтроллера (всей схемы)
функциональное те
стирование
7.4.2.4 Надежные прин
ципы проектирования
Ограниченноеис
пользование асин
хронных конструкций
Предотвращение типичных проблем синхро
низации в процессе синтеза, предотвраще
ние неоднозначности в процессе моделиро
вания и синтеза, связанных с трудностями
создаваемой модели, проектирование тести
руемости.
Это не исключает, что для некоторых типов
схем, таких как логика сброса или для очень
маломощных микроконтроллеров, может
быть полезна асинхронная логика: в этом
случае, целью является предложить допол
нительную осторожность при обращении и
проверке этих схем
7.4.2.4 Надежные прин
ципы проектирования
Синхронизацияос
новныхвходов и
управление метаста-
бильностью
Предотвращение неоднозначного поведения
схемы в результате нарушения времен уста
новки и промежуточного хранения
Верификация
аппаратных
7.4.4
проекта
средств
Функциональнаяи
структурнаяуправ
ляемая охватом вери
фикация (с охватом
целей верификации в
процентах)
Количественная оценка примененных сцена
риев верификации в процессе функциональ
ного тестирования. Целевой уровень охвата
определен и показан
7.4.2.4 Надежные прин
ципы проектирования
Начало проек
тирования
Соблюдение руко
водствпокодированию
Строгое соблюдение стиля кодирования при
водит к синтаксически и семантически кор
ректному коду схемы
Верификация
аппаратных
7.4.4
проекта
средств
Применение средств
проверки кода
Автоматическая верификация правил ко
дирования («Стиль кодирования») инстру
ментальными средствами проверки кода
Верификация
аппаратных
7.4.4
проекта
средств
Документальное
оформление резуль
татов моделирования
Документальное оформление всех данных,
необходимыхдля успешного моделирования,
чтобы проверить указанную функцию схемы
7.4.4
проекта
средств
Верификация Синтез
аппаратных
Моделирование логи
ческой схемы на осно
ве списка соединений
для проверкиограниче
ний синхронизации или
статический анализ за
держки распростране
ниясигнала(STA)
Независимая проверка достигаемого ограни
чения синхронизации во время синтеза
Верификация
аппаратных
7.4.4
проекта
средств
Сравнениесписка
соединений логи
ческих элементов с
эталонной моделью
(формальный тест на
эквивалентность)
Проверка функциональной эквивалентности
синтезируемого списка соединений логиче
ских элементов
7.4.1.6 Свойства мо
дульного проектирова
ния
Документальное
оформление ограни
чений. результатов и
средств синтеза
Документальное оформление всех сформи
рованных ограничений, которые необходимы
для оптимального синтеза при генерации
окончательного списка соединений логиче
ских элементов
65