ГОСТ Р 51884-2002
Д а н т е-1,2$
К
К
Запуск или лотовый
омпшл
Т1
>
^ 1 7 9 3
Т2
О б о зн а ч е н и е
n a p u u c ip a
З н а ч е н и е п а р а м е т
р а . н с . н е м ен ее
О п и с а н и е п а р а м е т р а
Т1
Т2
8
4
Время установления данных
То же. удержания
Рисунок В.12—Передача данных полиниям ECLTRG
старт/стоп устройствам, выполняющим протокол STST. для определения операции старт или стоп
для устройств, выполняющих протокол ESTST.
Впротоколе ESTST для инициирования команды старт или стоп конкретный перепад тактово
го сигнала CLKIOO выбирается формирователем SYNC100 Гнезда 0 (см. В.6.3.2). Линия ECLTRG
указывает, имеетли импульс SYNC 100 отношение к протоколу ESTST. Эта линия называется
лини ей —квалификатором протокола ESTST. Поскольку сигналы CLK10 и CLKIOO
синхронизированы, модуль Гнезда 0 может всегда квалифицировать какой-либо перепад сигнала
CLK100. имеющего фиксированное фазовое соотношение с сигналом CLK10. Это фиксированные
временное соотно шения, сохраняющиеся в течение ряда операций, гарантирует фиксированные
и повторяемые за держки между модулями, которые синхронизируются сигналами CLKI0 (STST)
и CLK100 (ESTST). Линия TTLTRG*, используемая для указания операций старт/стоп дзя
протокола STST. также определяет старт/стоп для протокола ESTST.
Правило В. 6.52. Если какой-либомодуль выполняет протокол ESTST, то онДОЛЖЕН ОБЕСПЕ
ЧИВАТЬ пазьзователю возможность программного выбора любой линии ECLTRG в качестве квалифи
катора протокою ESTST.
Правило В.6.53. Истинному значению квалификатора протокою ESTST на выбранной линии
ECL TRGДОЛЖЕН СООТВЕТСТВОВАГЬвысокий уровень сигнала на инойлинии, а ложному значению
— низкий уровень.
Правило В.6.54 Модуль Гнезда 0, выпазняющий протокол ESTST, ДОЛЖЕН УДОВЛЕТВОРЯТЬ
требованиям к временным параметрам,указанным на рисунке В./3.
Правою В.6.55. Модуль Гнезда 0, выпозняющий протокол ES’TS’T, ДОЛЖЕН УДОВЛЕТВОРЯТЬ
требованиям к временным параметрам протокола STST.
Правило В.6.56. Модуль, принимающий сигналы протокою ESTST, ДОЛЖЕН ВОСПРИНИМАТЬ
сигнал SYNC100, имеющий времяустановления не менее 2 нс и время удержания неменее 0,5 нс; сигиаз
квазификатора. имеющий время установления не менее 4 нс и время удержания не менее 2 нс; сигназ
STST, имеющий время установления не менее 7 нс и время удержания не менее 7 нс. Время указано
относительно перепада сигнала CLK100.
В.6.2.4.1.6 Буферизация внешнего запуска
Рекомендация В.6.5 Поскольку активное логическое состояние сигналов линий ECLTRG про
тивоположно активному логическому состоянию сигналов линий TTLTRG*, сигналы ECLTRG
рекомендуется инвертироватьстандартным буфером внешнего запуска. Эго обеспечивает совмести
мость внешних сигналов ECLTRG и TTLTRG*.
Замечание В.6.10. Соблюдение правил возбуждения и нагрузки линий ECLTRG запрещает
модулю выводить (удлинять) эти линии за пределы базового блока без буферезации.
В.6.2.5 Суммирующая шина (SUMBUS)
SUM BUS предстааляет собой аналоговую суммирующую шину, которая проходит по всей
длине объединительной платы подсистемы VXI. Любой модуль может возбуждать эту шину и прнни-
19