ГОСТ Р ИСО 11898-2—2015
Рисунок 12 — Измерение времени внутренней задержки ECU
С помощью испытательной методики определения finpulR0. описанной выше, испытуемое устрой
ство синхронизирует себя по сигналу SOF, пересылаемому узлом CAN. После обнаружения первого
рецессивного бита испытуемое устройство должно частично заменить продолжительность рецессив
ного бита доминантным уровнем — в обратном направлении, начиная от ожидаемого конца бита (см.
заштрихованный участок).
Замена начинается все раньше и раньше, пока узел не проигрывает в конечном счете арбитраж и
передача не прекращается.
Замена показана на рисунке 13.
^inputRD
*
^outputOR — ^sampleN B T
t%.
Этим уравнением можно воспользоваться для определения величин finpulRD и f0UIpulRD с целью
синхронизации сети.
Рисунок 13 — Синхронизация по замене рецессивных битов доминантным битом испытуемого устройства
9