ГОСТ Р МЭК 61508-7—2012
Е.32 Оценка тестового охвата моделированием
Цель. Определение достигаемого тестового охвата, реализованного архитектурой тестов во время испыта
ний проекта.
Описание. Тестовый охват, достигаемый тестом «Сканирование пути». BIST, функциональным тестовым при
мером или любыми другими методами, может быть определен моделированием отказа. Во время моделирования
отказа тестовый пример применяется к схеме, в которую включены отказы. Реакция схемы на отказ при запуске
тестового примера соответствует включенным отказам и. таким образом, вносит вклад в тестовый охват. Модели
рование отказа позволяет обнаружить константные отказы, «константный 1» и «константный 0». а достигаемый
тестовый охват представляет качество примененного тестового примера. Вообще моделирование отказа может ис
пользоваться очень эффективно для обнаружения отказов, связанных с логикой, которая не охватывается тестом
«Сканирование пути», например, в случае частичного сканирования.
Е.ЗЗ Оценка тестового охвата средствами ATPG
Цель. Определение ожидаемого тестового охвата для синтезируемых тестовых примеров («Сканирование
пути». BIST) в процессе испытаний проекта.
Описание. В настоящее время существуют разные процедуры, которые генерируют псевдослучайные
или алгоритмические тестовые примеры для схемы, реализованные в методе «Сканирование пути». Средства
синтеза, такие какATPG. создают в процессе синтеза каталог невыявленных отказов. Таким способом можно оце
нить тестовый охват и определить нижний предел достигаемого тестового охвата для применяемого тестового
при мера. Важно заметить, что тестовый охват ограничен логикой схемы, которая охвачена методом
«Сканирование пути». Модули, такие как память, BIST или часть схем, которые оказались не охваченными
методом «Сканирова ние пути», не рассматривают при оценке тестового охвата.
Е.34 Обоснование проверкой в эксплуатации применяемых блоков СИС на физическом уровне реа
лизации
Цель. Предотвращение систематических отказов в применяемых блоках СИС на физическом уровне реали
зации.
Описание. Блок СИС на физическом уровне реализации обычно рассматривается как «черный ящик», ко
торый обеспечивает требуемую функциональность и составляет основные данные по размещению в заданной
технологии, и который поддерживает необходимый компонент схемы. Возможный функциональный отказ может
трактоваться по аналогии с дискретными компонентами, такими как стандартные микропроцессоры, память и т. д.
Эксплуатация таких блоков без проверки корректности функционирования возможна, если для применяемой за
данной технологии использование блока можно рассматривать как проверенный в эксплуатации компонент. В та
ком случав остальная часть схемы должна быть обязательно проверена.
Е.35 Применение блоков СИС (на физическом уровне реализации), прошедших подтверждение соот
ветствия
П р и м е ч а н и е — См. также Е.6 «Функциональное тестирование на уровне модуля».
Цель. Предотвращение систематических отказов в применяемых блоках СИС на физическом уровне реали
зации.
Описание. Ввиду сложности блока СИС и принятых ограничений подтверждение соответствия блока СИС
должно выполняться поставщиком на стадии проектирования с использованием исходного кода на языке (V)HDL.
Подтверждение соответствия может быть обосновано только для конкретной конфигурации и заданной технологии
применяемого компонента.
Е.36 Тестирование блоков СИС (на физическом уровне реализации) в неавтономном режиме
П р и м е ч а н и е — См. также Е.13 «Охват сценариями верификации (испытательные стенды)».
Цель. Предотвращение систематических отказов в применяемых блоках СИС на физическом уровне реали
зации.
Описание. Проверка тестами в режиме онлайн корректности функционирования и реализации используемых
блоков СИС. Для применения этого средства требуется эффективная концепция испытания, а оценка применяе
мой концепции должна быть документально оформлена.
Е.37 Проверка правила проектирования (DRC)
Цель. Проверка правил проектирования поставщика.
Оисание: Проверка сгенерированного размещения в соответствии с правилами проектирования поставщика,
например, минимальные длины проводников, максимальные длины проводников и ряд правил, связанных с ком
поновкой размещаемых структур. Полное и корректное выполнение DRC должно быть подробно документально
оформлено.
Е.38 Проверка соответствия топологии схеме (LVS)
Цель. Независимая проверка размещения.
82