ГОСТ Р МЭК 61508-7—2012
Приложение Е
(справочное)
Краткий обзор методов и мер для проектирования СИС
П р и м е ч а н и е — В данном приложении дан обзор методов и мер. на которые ссыпается МЭК 61508-2.
Данное приложение не должно рассматриваться как полное или исчерпывающее.
Е.1 Описание проекта на языке (V)HDL
Цель. Функциональное описание на высокоуровневом языке описания технических средств, например, VHDL
или Verilog.
Описание. Высокоуровневое абстрактное функциональное описание проекта на языке описания аппарат
ных средств, например, VHDL или Verilog. Используемый язык описания аппаратных средств должен позволить
функциональное и/или ориентированное на применение описание и должен быть абстрагирован от последующих
деталей реализации. Потоки данных, условные переходы, арифметические и/или логические операции
должны быть реализованы присваиванием и операторами языка описания аппаратных средств без ручного
преобразова ния в логические вентили из прикладной библиотеки.
П р и м е ч а н и е — Для простоты «функциональное описание на высокоуровневом языке описания техни
ческих средств» будем далее обозначать (V)HDL.
Литература:
IEEE VHDL. Verilog + Standard VHDL Design guide.
E.2 Ввод описаний схем
Цель. Функциональное описание компонуемой схемы при ее представлении на уровне логических элементов
и/или макросов библиотеки поставщика.
Описание. Описание функциональности компонуемой схемы формируется при вводе описаний схем и свя
зей между ними. Функция, которая должна быть реализована, компонуется (собирается) из элементарных логиче
ских схем, таких как И, ИЛИ. НЕ. а также макросов, состоящих из сложных арифметических и логических функций,
которые затем соединяются между собой. Сложные функциональные схемы должны быть иерархически декомпо
зированы и могут быть представлены на различных иерархически связанных рисунках. Межсоединения должны
быть уникально определены и иметь конкретные имена сигналов по всей иерархии. Насколько это возможно, не
обходимо избегать использования глобальных сигналов (меток).
Е.З Структурное описание
П р и м е ч а н и е — См. также С.2.7 «Структурное программирование» и Е.12 «Разбиение на модули».
Цель. Описание функциональности схемы должно быть структурировано таким способом, чтобы оно было
легко воспринимаемо, то есть функция схемы должна быть интуитивно понята из описания без привлечения мо
делирования.
Описание. Описание функциональности схемы формируется на языке (V)HDL или вводом описания схем.
Рекомендуется легко узнаваемая модульная структура. Каждый модуль также должен быть реализован одним и
тем же способом и должен быть описан так. чтобы можно было легко понять все его подфункции. Рекоменду ется
строго различать описание реализуемой функции от описания структуры на уровне межсоединений, то есть
модуль, реализуемый из нескольких других подмодулей, должен содержать только описание межсоединений этих
подмодулей и не должен содержать описание логики схемы.
Е.4 Средства, проверенные в эксплуатации
Цель. Применение средств, проверенных на практике, для предотвращения систематических отказов при ус
ловии, что эти средства достаточно долго и успешно применялись в различных проектах.
Описание. Большинство используемых средств для разработки ASIC и FPGA включает сложное программ
ное обеспечение, которое не может считаться работающим без каких либо ошибок, а также довольно часто ошибки
могут возникнуть вследствие неправильной эксплуатации таких средств. Поэтому для разработки ASIC и FPGA
необходимо ипользовагь только средства с атрибутом «проверено на практике». Это подразумевает:
- применение средств, которые использовались (в сопоставимой версии программного обеспечения) в тече
ние длительного периода времени или большим числом пользователей в различных проектах такой же сложности;
- наличие у каждого разработчика ASIC/FPGA опыта работы с этими средствами в течение длительного
периода времени;
- применение общеиспользуемых средств (соответствующим числом пользователей) так. чтобы была до
ступна информация об известных отказах от всех пользователей (в процессе управления версиями со «Списком
ошибок»). Эта информация должна быть быстро интегрирована в процесс проектирования, чтобы помочь избе
жать систематических отказов;
74