ГОСТ Р МЭК 61508-7—2012
Ь) тестируемая схема содержит только такие синхронизируемые пути, которые могут быть проанализирова
ны средствами STA. то есть в общем случав полностью синхронные схемы.
Е.24 Проверочное сравнение списка соединений логических элементов с эталонной моделью сред
ствами моделирования
Цель. Проверка функциональной эквивалентности синтезированного списка соединений логических элементов.
Описание. Моделирование списка соединений логических элементов, сгенерированного средствами синте
за. Используемые входные сигналы для проверки схемы моделированием точно соответствуют входным сигналам,
примененным в процессе выпополнения «Функционального тестирования на уровне модуля» (Е.6) и «Функцио
нального тестирования на верхнем уровне» (Е.7) для функциональной проверки на уровне модуля и на верхнем
уровне соответственно. Функциональная проверка в основном должна осуществляться с помощью анализа вы
ходных сигналов микросхемы. Она может быть выполнена автоматически, путем сравнения выходных сигналов
схемы с соответствующей эталонной моделью или с исходным кодом схемы на языке (V)HDL. Этот тест известен как
«регрессионный тест» и его выполнение должно быть более предпочтительным по сравнению с ручной про веркой
выходных сигналов.
П р и м е ч а н и е — Данный метод позволяет проверить функциональное поведение только для тех путей
списка соединений логических элементов, которые фактически активны во время моделирования. Поэтому тесто
вый охват может быть только таким же. как и во время исходного функционального тестирования на уровне модуля
или на верхнем уровене соответственно. Можно дополнить этот метод формальным тестом на эквивалентность. Во
всех случаях функциональная проверка исходного кода на языке (V)HDLдолжна выполняться с окончательным
списком соединений, сгенерированным средствами синтеза.
Е.25 Сравнение списка соединений логических элементов с эталонной моделью (формальный тест
на эквивалентность)
Цель. Независимая от моделирования проверка функциональной эквивалентности.
Описание. Сравнение функциональности схемы, описанной в исходных кодах языка (V)HDL с функциональ
ностью схемы, описанной списком соединений логических элементов, сгенерированным средствами синтеза.
Средства, в основе которых лежит принцип формальной эквивалентности, могут проверять функциональную эк
вивалентность схемы, описанной различными формами ее представления, например, на языке (V)HDL или в виде ее
списка соединений. Если применяется этот метод, то нет необходимости в функциональном моделировании, но
независимая функциональная проверка возможна. Успешное применение этого метода может быть гарантиро вано.
если только используемый инструмент будет способен доказывать полную эквивалентность, а все сообще ния о
несоответствиях оцениваются автоматически или проверяются вручную.
П р и м е ч а н и е — Данный метод выгодно объединить с методом Е.24 «Проверочное сравнение списка
соединений логических элементов с эталонной моделью средствами моделирования». В любом случае функци
ональная проверка исходного кода на языке (V)HDL должна выполняться с окончательным списком соединений,
сгенерированным средствами синтеза.
Е.26 Проверка требований и ограничений поставщика СИС
Цель. Предотвращение отказов в процессе разработки проверкой требований поставщика.
Описание. Тщательная проверка требований и ограничений поставщика (например минимальное и макси
мальное разветвление на входе и разветвление на выходе, максимальная длина соединения (задержка линии
связи), максимальная скорость фронта выходных сигналов, расфазировка тактовых сигналов и т. д.) средства ми
синтеза улучшает надежность изделия. Требования поставщика к процессу разработки очень важны, поэтому их
нарушение оказывает огромное влияние на обоснованность применяемых моделей, использующихсядля моде
лирования. Поэтому любое нарушение требований и ограничений поставщика ведет к некорректным результатам
моделирования, дающим нежелательную функциональность.
Е.27 Документальное оформление ограничений, результатов и средств синтеза
Цель. Документальное оформление всех сформированных ограничений, которые необходимы для опти
мального синтеза при генерации окочательного списка соединений логических элементов.
Описание. Документальное оформление всех ограничений и результатов синтеза необходимо, чтобы:
- воспроизвести синтез на любой более поздней стадии;
- независимо генерировать результаты синтеза для проверки.
Важными документами являются:
- описание настроек синтеза, включая применяемые инструментальные средства и программное обеспече
ние синтеза с указанием фактических версий, используемые библиотеки синтеза и заданные ограничения и сце
нарии:
- журнал выполнения синтеза (nor-файл) с указанием времени, используемого средства с указанием версии
и полную документацию для синтеза;
- сгенерированный список соединений с предполагаемыми задержками (файл в формате SDF).
Е.28 Применение проверенных в эксплуатации средств синтеза
80