ГОСТ IEC 60730-1—2011
Н.2.18.5 испытание класса эквивалентности (equivalence class test): Системное испытание для опре
деления правильности декодирования и выполнения команды. Данные испытания получают из спецификаций
команд ЦП {центрального процессора).
П р и м е ч а н и е — Во время испытания проводится группировка аналогичных команд, а входные данные
разбиваются на отдельные данные интервалов (классы эквивалентности). Каждая команда в группе обрабатыва ет.
как минимум, один набор данных испытания, таким образом, вся группа обрабатывает все наборы данных
испытания. Данные испытания могут быть сформированы из:
- данных из достоверного диапазона;
- данных из недостоверного диапазона;
- граничных данных:
- экстремальных значений и их комбинаций.
Испытания в группе команд проводят с использованием различных способов адресации так. чтобы вся
группа выполнила все способы адресации.
Н.2.18.6 средства распознавания ошибки (error recognizing means): Независимые средства для распозна
вания внутренних ошибок системы.
Пр и м е ч а н и е — В качестве примера можно привести устройство наблюдения, устройство сравнения
и генераторы кодов.
избыточность полноразрядной шины (full bus redundancy) (см. Н.2.18.1.1).
контроль частоты (frequency monitoring) (см. Н.2.18.10.1).
Н.2.18.7 расстояние Хемминга (hamming distance): Статистическая мера, представляющая способность
кода обнаруживать и исправлять ошибки. Расстояние Хемминга из двух кодовых слов равно числу позиций, раз
личных вэтих двух кодовых словах.
П р и м е ч а н и е — Подробная информация дана в: H.Holscher and J.Rader; «Микрокомпьютеры в технике
безопасности» Veriag TUV Bayern. TUV Rheinland. (ISBN 3-88585-315-9).
H.2.18.8 сравнение информации на входе (input comparison): Метод контроля повреждения/ошибки. зак
лючающийся в сравнении информации на входе, которая должна соответствовать заданным допускам.
Н.2.18.9 обнаружение или исправление внутренней ошибки (interna! error detecting or correcting): Метод
контроля повреждения/ошибки. использующий для обнаружения или исправления ошибок специальные встро
енные схемы.
логический контроль очередности выполнения программы (logical monitoring of the programme sequence)
(см. H.2.18.10.2).
четность многоразрядной шины (multi-bit bus parity) (см. H.2.18.1.2).
H.2.18.10 Очередность выполнения программ
Н.2.18.10.1 контроль частоты (frequency monitoring): Метод контроля повреждения/ошибки. при котором
тактовую частоту сравнивают с независимой фиксированной частотой.
П р и м е ч а н и е - Примером может служить сравнение с частотой сети.
Н.2.18.10.2 логический контроль очередности выполнения программы (logical monitoring of the
programme sequence): Метод контроля повреждения/ошибки. основанный на контроле логического выполнения
очередности программы.
П р и м е ч а н и е — Примерами может служить применение стандартных программ вычислений или
отдельных данных в самой программе или независимых устройств контроля.
Н.2.18.10.3 контроль интервалов времени и логический контроль (time-slot and logical monitoring): Комби
нация H.2.18.10.2 и Н.2.18.10.4.
Н.2.18.10.4 контроль интервала времени очередности выполнения программы (time-slot monitoring ofthe
programme sequence): Метод контроля повреждения/ошибки. при котором устройство согласования с независи
мым масштабом времени периодически запускается для контроля функционирования программы и очереднос ти
ее выполнения.
П р и м е ч а н и е — Примером является сторожевой таймер.
Н.2.18.11 многоканальные параллельные устройства вывода (multiple parallel outputs): Метод контроля
повреждения/ошибки. при котором независимые устройства вывода используются для обнаружения рабочей
ошибки или для независимых устройств сравнения.
Н.2.18.12 проверка устройства вывода (output verification): Метод контроля повреждения/ошибки, при кото
ром устройства вывода сравниваются с независимыми устройствами ввода.
П р и м е ч а н и е — Данный метод может или не может связывать ошибку устройства вывода с дефектом.
142