ГОСТ Р ИСО/МЭК 16022 — 2008
Приложение К
(обязательное)
Алгоритмы обнаружения и исправления ошибок для символов версии ЕСС 000-140
К.1 Символы уровня ЕСС 000
В указанных символах исправление ошибок не предусмотрено.
К.2 Символы уровня ЕСС 050
Двоичный поток с исправлением ошибок V для символов уровня ЕСС 050 должен быть создан путем обра
ботки незащищенногодвоичного потока ’и’, через конечный автомат, соответствующий сверточному коду структуры 4-
3-3 (рисунок К.1).
К.З Символы уровня ЕСС 080
Двоичный поток с исправлением ошибок V для символов уровня ЕСС 080 должен быть создан путем обра
ботки незащищенногодвоичного потока ’и’, через конечный автомат, соответствующий сверточному коду структуры 3-
2-11 (рисунок К.2).
К.4 Символы уровня ЕСС 100
Двоичный поток с коррекцией ошибок V для символов уровня ЕСС 100 должен быть создан путем обработ
ки незащищенного двоичного потока ’и’, через конечный автомат, соответствующий сверточному коду структуры
2-1-15 (рисунок К.З).
К.5 Символы уровня ЕСС 140
Двоичный поток с коррекцией ошибок V для символов уровня ЕСС 140 должен быть создан путем обработ
ки незащищенного двоичного потока ’и’, через конечный автомат, соответствующий сверточному коду структуры
4- 1-13 (рисунок К.4).
К.6 Обработка сверточных кодов
В схемах конечных автоматов применяют следующие обозначения:
m
— однобитовый регистр памяти;
— однобитовый сумматор с выводом на выходе младших битов, что эквивалентно генератору провер
ки четности.
+■
4"Ч-
соединение линии;
•— пересечение не соединяющихся пинии.
Конечный автомат действует следующим образом:
a) регистры памяти (ш) заполняют нулевыми значениями перед началок» процесса;
b
) выполняют входной цикл, состоящий в прохождении входного бита данного пользователя через входной
переключатель в регистр памяти (т), для каждого возможного положения ключа-переключателя, т.е. для к битов;
c) после ввода всех к входных битов выполняют выходной цикл. Выходной цикл заключается в считывании
выходных битов исправления ошибок при каждом возможном положении выходного ключа-переключателя, т.е.
для п битов. При каждом положении ключа-переключателя выходной бит вычисляют путем выполнения опера
ции «исключающего ИЛИ» (XOR) над подключенными к сумматору разрядами регистра сдвига.
d) после одного цикла ввода и вывода выполняют операцию сдвига, состоящую в переносе всех значений
регистров сдвига вправо на одну позицию;
e) повторяют действия, указанные в перечислениях Ь)— d)— до тех пор, пока не будут введены все входные
биты:
1) возможно потребуется добавить несколько нулевых битов к окончанию последнего сегмента входных
битов, чтобы обеспечить вводЛ битов;
2) добавляют на вход соответствующее количество дополнительных нулевых битов до тех пор. пока все
m регистры сдвига не вернутся к нулевым значениям. Выходные данные этапов, указанные в перечислениях
е) 1) и 2). представляют собой часть закодированныхданных. Процесс завершают после того, как все
истинные входные биты данных прошли через последний крайний правый регистр памяти.
К.7 Рекомендуемый алгоритм декодирования на основе сверточных кодов
Для декодирования данных, защищенных с помощью сверточных кодов, может использоваться алгоритм
Фано, исправляющий ошибки. Описание действия алгоритма Фано приведено в (1).
Построение декодера сверточного кодирования рекомендуется проводить следующим образом.
Начальные значения переменных величин должны быть следующими:
83