ГОСТ Р МЭК 61508-4-2012
- полностью заказная СИС — СИС, проектирование и производство которой, выполняется подобно стандартной
интегральной схеме с функциональностью, определенной заказчиком изделия. Стандартная интегральная схема
обычно производится в больших количествах и может использоваться для различных применений. Функцио
нальность. подтверждение соответствия, изготовление и заводское испытание выполняются исключительно по
ставщиком полупроводникового прибора. Для того чтобы уменьшить используемую площадь кристалла, при раз
мещении часто используют ручные процедуры и ручная оптимизация. Такие интегральные схемы не разрабаты
ваются специально для систем, связанных с безопасностью. Частые изменения производственного процесса,
технологии производства и компоновки не всегда экономически оправдывают их разработку. Процент выхода
интегральных схем для конкретного производственного процесса или при слюне маски не публикуется;
- СИС на основе стандартных ячеек — такая СИС строится на основе предварительно размещенных, спроекти
рованных либо сгенерированных стандартных макроячеек, которые соединяются между собой с помощью до
полнительной логики.
Примеры
1 Примерами предварительно размещенных макроячеек являются: стандартные микропроцес
соры, периферийные компоненты, коммуникационные интерфейсы, аналоговые блоки, ячейки со спе
циальными функциями ввода/ вывода.
2 Примерами предварительно спроектированных макроячеек как объектов интеллектуальной
собственности являются: разнообразные компоненты, аналогичные упомянутым в примере 1, с той
разницей, что проектные данные описаны на высокоуровневом языке описания технических средств
(VHDL. Verllog), как это сделано для СИС на основе базовых ячеек.
3 Примерами предварительно сгенерированных макроячеек являются: RAM. ROM. EEPROMлибо
FLASH память. Предполагается, что сгенерированные блоки разработаны корректно на основе пра
вил проектирования. Предварительно размещенные либо спроектированные макроячейки ориенти
рованы на конкретный технологический процесс, но могут быть реализованы и в других технологи
ях. В большинстве случаев макроячейки не идентичны ячейкам, разработанным на дискретных стан
дартных компонентах (другой процесс выполняется в другой организации);
- СИС на основе базовых ячеек — такая СИС строится на основе логических элементов (И. ИЛИ. трипер,
триггер-защелка), взятых из библиотеки ячеек. Список элементов на уровне логических вентилей, содержащий
описание логических элементов и соединений между ними, обычно синтезируется на высокоуровневом языке
описания аппаратных средств (VHDL. HDL Verilog). Функциональные и временные характеристики логических
элементов описаны вбиблиотеке ячеек; эти характеристики используются для управления средствами синтеза, а
также для моделирования. Кроме того, используются инструментальные средства формирования топологии для
размещения ячеек и трассировки соединений;
- вентильная матрица — предварительно изготовленные кремниевые базовые матричные кристаллы с
фиксированным числом ячеек, которые затем используются для создания различных электронных компонентов.
Функциональность матрицы определяется с помощью одного или нескольких уровней металлизированных со
единений между предварительно изготовленными ячейками. Процесс проектирования практически аналогичен
проектированию СИС на основе базовых ячеек, только этап размещения заменен этапом трассировки соедине
ний для уже существующих ячеек;
- программируемая пользователем вентильная матрица FPGA — стандартная интегральная схема, ис
пользующая однократно программируемые или перепрограммируемые элементы для формирования соединений
между функциональными блоками и конфигурирования их функций. Вследствие природы программируемого
элемента полностью протестировать однократно программируемые FPGA впроцессе производства невозможно;
- программируемое логическое устройство PLD — стандартные интегральные схемы с низким и средним
уровнем интеграции, однократно программируемые с помощью электрически пережигаемых плавких элементов
(перемычек) для формирования комбинаторной логики, обычно основанной на И или ИЛИ элементах и конфигу
рируемых элементов памяти. PLD обеспечивают предсказуемые параметры синхронизации и гарантируют в про
ектируемом устройстве максимальную рабочую частоту синхронизации вследствие регулярности структуры.
Примеры программируемых лоплческих устройств; PAL. GAL, PML. (E)EPLD. PLA. PLS;
- сложное программируемое логическое устройство CPLD — такая СИС представляет собой несколько
блоков, подобных PLD. на одном чипе, соединенных между собой программируемой коммутационной матрицей
(использующей перемычки). В большинстве случаев программируемый логический элемент является перепро
граммируемым (EPROM или EEPROM).
3.3 Системы: общие аспекты
3.3.1программируемая электронная система. ПЭС [programmable electronic system (PES)]:
Система управления, защиты или мониторинга, основанная на использовании одного или нескольких
программируемых электронных устройств, включая все элементы системы, такие как источники пита
ния. датчики и другие устройства ввода, магистрали данных и другие коммуникационные магистрали,
исполнительные устройства и другие устройства вывода (см. рисунок 2).
8